Ondřej Veselý

Firmware Developer at Prusa Research, PragueVývojář firmwaru v Prusa Research, Praha

I'm also finishing my master's degree in software engineering at FIT CTU, with a thesis on procedural world generation for a roguelite game.

Zároveň dokončuju magisterské studium softwarového inženýrství na FIT ČVUT. Diplomovou práci píšu o procedurálním generování světů pro roguelite hru.

Buddy Firmware

@ Prusa Research

Firmware for Prusa 3D printers

Firmware pro 3D tiskárny Prusa

It runs the MINI, MK4, XL and CORE One. It's open source, so you can follow my work commit by commit.

Běží na něm MINI, MK4, XL a CORE One. Je open source, takže se moje práce dá projít commit po commitu.

Key developer · INDX

Klíčový vývojář · INDX

INDX is an 8-tool changer for the CORE One and CORE One L. I wrote a big part of its firmware: the tool changer logic, the nozzle cleaner, self-tests, wizards and a lot of G-codes.

INDX je systém na výměnu 8 nástrojů pro CORE One a CORE One L. Napsal jsem velkou část jeho firmwaru: logiku výměny nástrojů, čistítko trysek, selftesty, wizardy a spoustu G-kódů.

  • c++
  • freertos
  • stm32
GitHub My commitsMoje commity

ETCS SimulatorSimulátor ETCS

bachelor's thesisbakalářská práce

New architecture and refactoring of the RBC · FIT CTU, 2024

Nová architektura a refaktoring komponenty RBC · FIT ČVUT, 2024

I designed a common architecture that the other components of the simulator have since moved to, and rewrote its RBC in C++ according to the ERA ERTMS specifications.

Navrhl jsem společnou architekturu, na kterou pak přešly i ostatní komponenty simulátoru, a podle specifikací ERA ERTMS jsem v C++ přepsal jeho RBC.

The RBC (Radio Block Centre) is the trackside computer that tells trains over radio how far they may go. The simulator of ETCS, the European Train Control System, is being developed at FIT CTU together with the Faculty of Transportation Sciences.

RBC (Radio Block Centre) je traťový počítač, který vlakům přes rádio určuje, kam až smějí jet. Simulátor ETCS, evropského vlakového zabezpečovače, vzniká na FIT ČVUT ve spolupráci s Fakultou dopravní.

  • c++
  • etcs
  • ertms
ThesisText práce

ContactKontakt

github: @o-vesely

linkedin: o-vesely42

email: